ARC_RESET.GPIO2_PAD_RXEN_CNTLLóARC_RESET.GPIO2_PAD_TRIEN_CNTL@óARC_RESET.SCRATCH[2]hóARC_RESET.POST_CODE`óARC_RESET.SPI_CNTLøóARC_SPI.SPI_CTRLR1÷ARC_RESET.GPIO2_PAD_DRV_CNTLPóARC_SPI.SPI_SER÷ARC_SPI.SPI_SSIENR÷ARC_RESET.ARC_MISC_CNTLóARC_CSM.DATA[0]èARC_SPI.SPI_DR`÷ARC_RESET.SCRATCH[0]`óARC_RESET.SCRATCH[1]dóARC_RESET.SCRATCH[3]lóARC_CSM.ARC_PCIE_DMA_REQUESTÀ„ïARC_RESET.SCRATCH[5]tóARC_RESET.SCRATCH[4]póARC_SPI.SPI_BAUDR÷$ARC_CSM.ARC_PCIE_DMA_REQUEST.triggerÌ„ïARC_SPI.SPI_SR(÷ARC_SPI.SPI_CTRLR0÷